Desarrollo del ejercicio de vigilancia tecnológica en arreglos lógicos programables por campo FPGA
| dc.creator | Ruge Ruge, Ilber Adonayt | |
| dc.creator | González Ríos, Astridt | |
| dc.creator | Santana Garzón, Javier | |
| dc.date | 2009-12-30 | |
| dc.date.accessioned | 2025-02-05T17:20:48Z | |
| dc.date.available | 2025-02-05T17:20:48Z | |
| dc.description | En la actualidad las pequeñas y medianas empresas a nivel mundial en eléctrica y electrónica invierten parte de su capital en ejercicios de vigilancia tecnológica a fin de monitorear con suficiente anterioridad los cambios científicos y tecnológicos que las puedan afectar positiva o negativamente en su negocio. Es por esto que se realiza el ejercicio de vigilancia tecnológica en arreglo de compuertas programables en campo FPGA, con el fin de proporcionar información relevante y actualizada en cuanto a las características técnicas del dispositivo, sus tendencias, aplicaciones, casas fabricantes, familias ofrecidas por éstas, distribuidores, análisis de patentes, comportamiento en el mercado mundial, capacidades nacionales, expertos sugeridos y análisis de artículos. | es-ES |
| dc.format | application/pdf | |
| dc.identifier | https://revistas.ustabuca.edu.co/index.php/ITECKNE/article/view/276 | |
| dc.identifier | 10.15332/iteckne.v6i2.276 | |
| dc.identifier.uri | http://hdl.handle.net/11634/63072 | |
| dc.language | spa | |
| dc.publisher | Universidad Santo Tomás. Seccional Bucaramanga | en-US |
| dc.relation | https://revistas.ustabuca.edu.co/index.php/ITECKNE/article/view/276/268 | |
| dc.rights | Copyright (c) 2018 ITECKNE | en-US |
| dc.source | ITECKNE; Vol. 6 Núm. 2 (2009); 55-62 | es-ES |
| dc.source | ITECKNE; Vol. 6 No. 2 (2009); 55-62 | en-US |
| dc.source | 2339-3483 | |
| dc.source | 1692-1798 | |
| dc.subject | Vigilancia Tecnológica | es-ES |
| dc.subject | FPGA | es-ES |
| dc.subject | Lógicaprogramable | es-ES |
| dc.subject | patentes | es-ES |
| dc.subject | Lógica programable | es-ES |
| dc.subject | patentes. | es-ES |
| dc.title | Desarrollo del ejercicio de vigilancia tecnológica en arreglos lógicos programables por campo FPGA | es-ES |
| dc.type | info:eu-repo/semantics/article | |
| dc.type | info:eu-repo/semantics/publishedVersion |