IMPLEMENTACIÓN DE FILTROS DIGITALES TIPO FIR EN FPGA’S CON COEFICIENTES RECONFIGURABLES ON-LINE
| dc.creator | Pantoja, Linda Arcos | es |
| dc.creator | Chávez, Juan Manuel Calderón | es |
| dc.date | 2015-06-24 | |
| dc.date.accessioned | 2025-02-05T17:15:46Z | |
| dc.date.available | 2025-02-05T17:15:46Z | |
| dc.description | En este artículo se hace la descripción del diseño de un filtro digital tipo FIR de 64 coeficientes y ocho bits de ancho de datos, que presenta características de reconfiguración de coeficientes sin necesidad de reiniciar el sistema. Posee ocho velocidades de muestreo para su funcionamiento, que pueden ser determinadas por el usuario desde el hardware. Este sistema ha sido implementado en un FPGA (SPARTAN 10XL) y posee un software que realiza el cálculo de los coeficientes del filtro y la reconfiguracion del hardware. | es |
| dc.format | application/pdf | |
| dc.identifier | https://revistas.usantotomas.edu.co/index.php/hallazgos/article/view/1591 | |
| dc.identifier | 10.15332/s1794-3841.2004.0002.11 | |
| dc.identifier.uri | http://hdl.handle.net/11634/62635 | |
| dc.language | spa | |
| dc.publisher | Universidad Santo Tomás, Bogotá - Colombia | es |
| dc.relation | https://revistas.usantotomas.edu.co/index.php/hallazgos/article/view/1591/1751 | |
| dc.source | Hallazgos; Vol. 1 No. 2 (2004) | en |
| dc.source | Hallazgos; Vol. 1 Núm. 2 (2004) | es |
| dc.source | 2422-409X | |
| dc.source | 1794-3841 | |
| dc.title | IMPLEMENTACIÓN DE FILTROS DIGITALES TIPO FIR EN FPGA’S CON COEFICIENTES RECONFIGURABLES ON-LINE | es |
| dc.type | info:eu-repo/semantics/article | |
| dc.type | info:eu-repo/semantics/publishedVersion |