Implementación de la FFT en hardware aplicada a recepción en OFDM
Fecha
Director
Enlace al recurso
https://revistas.usantotomas.edu.co/index.php/hallazgos/article/view/1633
10.15332/s1794-3841.2006.0005.08
10.15332/s1794-3841.2006.0005.08
DOI
ORCID
Google Scholar
Cvlac
gruplac
Descripción Dominio:
Título de la revista
ISSN de la revista
Título del volumen
Editor
Universidad Santo Tomás, Bogotá - Colombia
Compartir
Resumen
Esta investigación ilustra la forma de implementar la transformada rápida de Fourier usando el algoritmo de Cooley Tukey, aplicado a los sistemas que requieren de recepción en OFDM. La investigación está basada en una arquitectura FPGA para obtener más rendimiento que un PC con un lenguaje de alto nivel; además, se desarrollan las diferentes partes de hardware necesarias para el cálculo de la FFT de 64 y 128 puntos, con la posibilidad de ampliarla a 256 y 512 puntos.
Abstract
Idioma
Palabras clave
Transformada de Fourier, dispositivo lógico programable, recepción Ofdm, hardware