Implementación de la FFT en hardware aplicada a recepción en OFDM

Vista sencilla de ítem
dc.creatorBonilla, César Augusto Pedrazaes
dc.creatorDíaz, Ángel Felipees
dc.creatorEspinosa, Oscares
dc.creatorSalas, Javieres
dc.date2015-06-24
dc.date.accessioned2025-02-05T17:15:49Z
dc.date.available2025-02-05T17:15:49Z
dc.descriptionEsta investigación ilustra la forma de implementar la transformada rápida de Fourier usando el algoritmo de Cooley Tukey, aplicado a los sistemas que requieren de recepción en OFDM. La investigación está basada en una arquitectura FPGA para obtener más rendimiento que un PC con un lenguaje de alto nivel; además, se desarrollan las diferentes partes de hardware necesarias para el cálculo de la FFT de 64 y 128 puntos, con la posibilidad de ampliarla a 256 y 512 puntos.es
dc.formatapplication/pdf
dc.identifierhttps://revistas.usantotomas.edu.co/index.php/hallazgos/article/view/1633
dc.identifier10.15332/s1794-3841.2006.0005.08
dc.identifier.urihttp://hdl.handle.net/11634/62661
dc.languagespa
dc.publisherUniversidad Santo Tomás, Bogotá - Colombiaes
dc.relationhttps://revistas.usantotomas.edu.co/index.php/hallazgos/article/view/1633/1786
dc.sourceHallazgos; Vol. 3 No. 5 (2006)en
dc.sourceHallazgos; Vol. 3 Núm. 5 (2006)es
dc.source2422-409X
dc.source1794-3841
dc.subjectTransformada de Fourieres
dc.subjectdispositivo lógico programablees
dc.subjectrecepción Ofdmes
dc.subjecthardwarees
dc.titleImplementación de la FFT en hardware aplicada a recepción en OFDMes
dc.typeinfo:eu-repo/semantics/article
dc.typeinfo:eu-repo/semantics/publishedVersion

Archivos

Colecciones

Hallazgos